Intel Xe独立显卡：一个架构通吃、最多1000个单元

Intel今天正式公布了正在研发中的通用型GPUPonteVecchio，7nm工艺制造，Foveros3D、EMIB封装，Xe全新架构，支持HBM显存、CXL高速互连等技术，面向HPC高性能计算、AI人工智能等领域。

事实上，IntelXeGPU架构是一个非常灵活、扩展性极强的统一架构，并针对性地划分成多个微架构，从而可用于几乎所有计算、图形领域，包括百亿亿次高性能计算、深度学习与训练、云服务、多媒体编辑、工作站、游戏、轻薄笔记本、便携设备等等。

Intel还将XeGPU划分成了三个档次：

1、XeLP(低功耗)：用于集成核显、入门级独显，典型功耗5-20W，最高可扩展到50W。

2、XeHP(高性能)：用于主流和发烧消费市场、数据中心和AI领域，典型功耗75-250W。

3、XeHPC(高性能计算)：用于超级计算机等，功耗暂无具体数值但基本不会有什么限制。

Intel首席架构师RajaKoduri透露，XeGPU最初只设计了LP、HP两个微架构，后来发现HPC领域也有很大的机遇，就增加了一个，也是这次介绍的重点，可以打造百亿亿次超算平台，比如美国能源部旗下的“极光”(Aurora)就用了它和未来的10nm可扩展至强。

Raja还声称，XeHPC可以扩展到多达1000个EU执行单元，而且每个单元都是全新设计的，FP64双精度浮点计算能力是现在的40倍。

XeHPC架构中，EU单元对外通过XEMF(XeMemoryFabric)总线连接HBM高带宽显存，同时集成大容量的一致性缓存“Rambo”，CPU和GPU均可访问，并借此将多个GPU连接在一起，提供极致的显存带宽和FP64浮点性能，且支持显存/缓存ECC纠错、至强级RAS。

封装方面，EMIB用于连接GPU与HBM，Foveros则用于互连Rambo缓存，由多个GPU在同一中介层上共享。二者都会大大提升带宽效率和密度。

XeHPC将采用Intel7nm工艺制造，官方称新工艺会加入EUV极紫外光刻技术，相比于10nm晶体管密度翻番，同时设计规则复杂度只有四分之一，而且规划了跨节点工艺优化，也就是会有更好的7nm+、7nm++。

当然，Intel早就说了第一款Xe显卡会是10nm工艺，只是这次没有给出更具体的消息，估计会在明年先推出10nm工艺、面向主流和发烧游戏市场的产品，后年再拿出7nm工艺、面向数据中心和高性能计算的版本。